• Odnowiony
ALTERA FPGA EP4CE55F23 minimalna płyta bazowa

ALTERA FPGA EP4CE55F23 minimalna płyta bazowa

€ 211.90

Kwota
w magazynie

ten produkt może być stosowany do wysokiej prędkości, duża danych, gęste pracy i innych wbudowanych projektów. wszystko co musisz zrobić, to zrobić dość proste piętro dla niego. prawdziwy " minimalna rdzeń "! system, aby osiągnąć cel jest do stosowania dodatkowego sprzętu niektóre drogie pracy dla innych coprocessors, takich jak MCU, ARM i DSP, i wyjście wyjście do koprocesor tylko. podstawowej konfiguracji rdzenia pokładzie : nazwa opis numer seryjny 1 główny układ FPGA EP4 CE55 F23 (55856 LE, 2396 K Bity RAM, 312 mnożnik, 4 PLLs) konfiguracja 2 FPGA chip WINBOND W25 Q64 (64 Mbit) w 3 pokładzie jest ładowany z dwóch kawałków MT48 LC8 M32 B2 SDRAM (8 M * 32 Bity) (512 mbit), i adres magistrali danych jest całkowicie niezależne 4 płyta załadowany SRAM ISSI 25616, 256 K * 16 Bitów 5 zegar 27 MHz, 50 MHz aktywne oscylator 6 układ DS28 E01 szyfrowania, chroń swój projekt z skradzione 7 power interface + 3 V ~ + 15 V DC pobór mocy, + 3.3 V 2 A wyjście 8 zewnętrzny interfejs GIOP0 extender (41 IO), GPIO1 (45 IO), FPC (22 IO) wspólne ekspansji zewnętrznej 108 IO, 1.27mm rozstaw wielkość 9 rdzeń płyty jest 40mm x 40mm, i instalacji otworu wynosi 38mm x 38mm eksperyment i jego kod : 1. SDCARD-SPI (TŁUSZCZ & amp; FAT32) oprogramowanie rozpakować, JPG obrazu i wyświetla eksperyment poprzez VGA wyjście obrazu (maksymalne wsparcie 1920*1080 @ 60 HZ). 2. SDCARD-SPI (TŁUSZCZ & amp; FAT32) sprzęt dekompresji, plik MP3 (uwaga jest MP3 nie jest WAV) i grać, przekształcić sygnału audio jest w czasie rzeczywistym FFT, poprzez VGA, aby wyświetlić spektrum. 3. na akwizycji sygnału audio i przekształcić w czasie rzeczywistym FFT, korzystanie z VGA, aby wyświetlić spektrum. 40 mln pikseli, poziom aparat cyfrowy eksperymentu. my zbierać dane obrazu cmos i mają SDCARD na formacie BMP lub JPG (maksymalne wsparcie 1600 W pikseli). w 5. IPCAMERA eksperymentu, ilustracje zbierane przez CMOS sensor obrazu są przesyłane do górnej części komputera za pośrednictwem sieci. 6., wizualne przetwarzania obrazu front-end, w czasie rzeczywistym obrazu filtrowania, krawędź wykrywania, thresholding, histogram wyrównanie, detekcja ruchu i tak dalej są wykonane, aby obraz zbierane przez cmos. poniższy diagram jest interfejs rdzenia pokładzie. GPIO0 jest wspólna 3.3 V IO, który prowadzi do JTAG sygnału. część GPIO1 może być używany jako wspólne IO na 3.3 V lub 2.5 V, lub używane jako LVDS; interfejs jest 3.3 VIO FPC, które mogą być bezpośrednio podłączony do innych modułów CMOS w sklepie.

Datasheet

Numer modelu:
EP4CE55F23
Test1:
4
Test4:
4
Nazwa marki:
BETTERSHENGSUN
Is_customized:
Tak

Szybkie dostawy w kategorii

Darmowa wysyłka 5 pc RTL8188ETV moduł WIFI tablet dedykowany moduł odbiornika bezprzewodowego Odbiornika do KOMPUTERA typu tablet

darmowa wysyłka 5 pc RTL8188 ETV moduł WIFI tablet dedykowany moduł odbiornika bezprzewodowego Odbiornika do KOMPUTERA typu tablet Obsługa klienta PŁATNOŚCI 1 Aliexpress obsługuje Visa, Boleto, Master Card, Kart Debetowych Maestro, Western Union, Webmoney, QIWI i przelewem poprzez banku. 2., Jeśli jeszcze jakieś pytanie na płatności, uprzejmie prosimy o kontakt z nami swobodnie. WYSYŁKA 1...

€ 15.37